期刊文献+
共找到74篇文章
< 1 2 4 >
每页显示 20 50 100
基于噪声消除的低噪声放大器架构 认领
1
作者 姚若河 许泽韬 《华中科技大学学报:自然科学版》 EI CAS CSCD 北大核心 2020年第9期82-88,共7页
提出了一种基于噪声消除与衬底交叉耦合技术的宽带低噪声放大器(LNA)架构,在共栅(CG)与并联反馈组合的噪声消除结构基础上,采用了衬底偏置和衬底交叉耦合技术使输入级的等效跨导增大,提高了噪声消除路径中的消除率,降低了电路的噪声指数... 提出了一种基于噪声消除与衬底交叉耦合技术的宽带低噪声放大器(LNA)架构,在共栅(CG)与并联反馈组合的噪声消除结构基础上,采用了衬底偏置和衬底交叉耦合技术使输入级的等效跨导增大,提高了噪声消除路径中的消除率,降低了电路的噪声指数.基于噪声消除原理,通过在输入级金属氧化物晶体管(MOS)的衬底上采用无源增益增强的方式,增加了输入级跨导的自由度,改善了原结构输入匹配与噪声指数之间相互制约的问题.根据LNA架构中节点的基尔霍夫电流公式,分析了新架构的增益、输入匹配和噪声指数.与现有噪声消除结构相比,采用衬底交叉耦合技术使这个LNA架构的噪声指数降低了13.3%. 展开更多
关键词 低噪声放大器 宽带 噪声消除 交叉耦合 增益增强
一种SiGe D波段高增益低噪声放大器 认领
2
作者 赵君鹏 吴凯翔 +2 位作者 曹军 蔡运城 高海军 《微电子学》 CAS 北大核心 2020年第1期36-40,共5页
基于IHP 0.13μm SiGe BiCMOS工艺,设计了一种工作于D波段的高增益低噪声放大器。该放大器由两级Cascode结构和一级共发射极结构组成。利用发射极退化电感来同时实现噪声抑制和功率匹配,利用微带线进行输入输出匹配和级间匹配,采用增益... 基于IHP 0.13μm SiGe BiCMOS工艺,设计了一种工作于D波段的高增益低噪声放大器。该放大器由两级Cascode结构和一级共发射极结构组成。利用发射极退化电感来同时实现噪声抑制和功率匹配,利用微带线进行输入输出匹配和级间匹配,采用增益提升技术来提高前两级Cascode结构的增益。仿真结果表明,该放大器在中心频率140 GHz处实现了32 dB的增益,在125~148 GHz范围内均达到30 dB以上的增益,在相同频率范围内实现了小于6 dB的噪声系数,直流功耗仅为26 mW,芯片尺寸为610μm×340μm。该放大器具有低噪声和高增益的特点。 展开更多
关键词 SIGE 低噪声放大器 毫米波 增益提升
一种高增益高电流效率的运算跨导放大器 认领
3
作者 郑凯伦 郭桂良 《微电子学与计算机》 北大核心 2020年第6期51-56,共6页
为了提高增益自举OTA的电流效率,对主运放、辅助运放及其共模反馈电路进行了电流复用,在华宏0.35μm工艺5V电源电压下实现了一种具有大DC增益(大于121dB)、高电流效率(大于1146MHz*pF/mA)、宽差分输出动态范围(大于9V)的OTA结构.
关键词 运算跨导放大器 复用型折叠共源共栅 增益自举 差分误差放大
一种增益提升和摆率增强的电流镜放大器 认领 被引量:1
4
作者 范国亮 张国俊 《微电子学》 CAS CSCD 北大核心 2016年第3期289-292,共4页
针对低压低功耗条件下传统电流镜运算放大器电压增益和摆率严重降低的问题,提出了一种新型增益提升和摆率增强的CMOS电流镜放大器,并对其小信号增益和摆率进行了详细分析。理论分析表明,在不影响单位增益频率和相位裕度等小信号特性的同... 针对低压低功耗条件下传统电流镜运算放大器电压增益和摆率严重降低的问题,提出了一种新型增益提升和摆率增强的CMOS电流镜放大器,并对其小信号增益和摆率进行了详细分析。理论分析表明,在不影响单位增益频率和相位裕度等小信号特性的同时,极大地提高了增益和摆率。仿真结果表明,与传统的CMOS电流镜放大器相比,该新型CMOS电流镜放大器的增益提高了15dB,正、负摆率分别提高到传统放大器的146倍和187倍。 展开更多
关键词 电流镜放大器 低压低功耗 增益提升 摆率增强
流水线模数转换器中的宽带电流型运算放大器 认领 被引量:1
5
作者 贾华宇 刘丽 张建国 《光学精密工程》 EI CAS CSCD 北大核心 2014年第10期2855-2860,共6页
针对高清视频信号处理对动态范围大,运算速度快的模数转换器(ADC)的要求,提出了一种流水线宽带电流型运算放大器.该运算放大器的主放大器采用套筒式增益提高结构,辅助运算放大器用电流型放大器替代.采用电流共模反馈电路调节主运算放... 针对高清视频信号处理对动态范围大,运算速度快的模数转换器(ADC)的要求,提出了一种流水线宽带电流型运算放大器.该运算放大器的主放大器采用套筒式增益提高结构,辅助运算放大器用电流型放大器替代.采用电流共模反馈电路调节主运算放大器的支路电流以稳定输出共模电平;采用TSMC 0.18 μ m CMOS工艺设计电路.实验结果显示:辅助运算放大器采用源极输入,减小了信号主通路上的寄生电容,提高了整个运算放大器的电路速度.运算放大器的增益为83.19 dB,相位裕度为61.6°,单位增益带宽为1.6 GHz,功耗为9.3 mW;在满幅度阶跃输入的情况下,输出建立时间小于1.83 ns.将该运算放大器用于高清视频信号的流水线ADC中,实现了170 MS/s,10 bit精度的模数转换.同传统的电压型运算放大器相比,该运算放大器响应速度更快,功耗更低,可满足处理视频信号的要求. 展开更多
关键词 模数转换器 运算放大器 流水线模数转换器 电流模 共模反馈 增益提高
在线阅读 下载PDF
CMOS全差分跨导运算放大器的建模与设计 认领
6
作者 傅文渊 凌朝东 《华侨大学学报:自然科学版》 CAS 北大核心 2012年第1期 23-26,共4页
研究带增益自举结构的高速、高增益跨导运算放大器,并对增益自举运放建立数学模型和进行Mat-lab仿真验证.将设计的运算放大器应用于12bit 100MSPS模数转换器(ADC)中,可得到辅助运放的带宽的最佳设计.仿真结果表明:添加辅助运放后,可... 研究带增益自举结构的高速、高增益跨导运算放大器,并对增益自举运放建立数学模型和进行Mat-lab仿真验证.将设计的运算放大器应用于12bit 100MSPS模数转换器(ADC)中,可得到辅助运放的带宽的最佳设计.仿真结果表明:添加辅助运放后,可以达到106dB的增益,增加了55dB;添加辅助运放后的主极点较之前大大减小,次主极点略有减小,但辅助运放的添加并不会影响运放使用时的速度. 展开更多
关键词 运算放大器 全差分跨导 增益自举 模数转换器 互补金属氧化物半导体
在线阅读 下载PDF
一种13bit40MS/s采样保持电路设计 认领
7
作者 杨骁 刘杰 +1 位作者 齐骋 凌朝东 《微型机与应用》 2011年第20期 30-32,共3页
设计了一个用于13bit40MS/s流水线ADC中的采样保持电路。该电路采用电容翻转结构,主运算放大器采用增益提高型折叠式共源共栅结构,以满足高速和高精度的要求。为减小与输入信号相关的非线性失真以获得良好的线性度,采用栅压自举开... 设计了一个用于13bit40MS/s流水线ADC中的采样保持电路。该电路采用电容翻转结构,主运算放大器采用增益提高型折叠式共源共栅结构,以满足高速和高精度的要求。为减小与输入信号相关的非线性失真以获得良好的线性度,采用栅压自举开关。采用电源电压为3.3V的TSMC0.18txm工艺对电路进行设计和仿真,仿真结果表明,在40MHz的采样频率下,采用保持电路的SNDR达到84.8dB,SFDR达到92dB。 展开更多
关键词 采样保持电路 电容翻转结构 增益提高 栅压自举开关
在线阅读 下载PDF
一种高增益宽频带的增益自举运算放大器 认领 被引量:1
8
作者 王晋雄 刘力源 李冬梅 《半导体技术》 CAS CSCD 北大核心 2010年第10期1007-1010,共4页
设计了一个应用于高精度流水线结构ADC中的高增益、宽频带全差分运算跨导放大器(OTA)。整体运放采用了2级结构,第一级采用套筒共源共栅结构,并结合增益自举技术来提高增益;第二级采用共源放大器结构作为输出级,以增大运放的输出信号... 设计了一个应用于高精度流水线结构ADC中的高增益、宽频带全差分运算跨导放大器(OTA)。整体运放采用了2级结构,第一级采用套筒共源共栅结构,并结合增益自举技术来提高增益;第二级采用共源放大器结构作为输出级,以增大运放的输出信号摆幅。该设计采用UMC0.18μmCMOS工艺,版图面积为320μm×260μm。仿真结果显示:在1.8 V电源供电5 pF负载下,在各个工艺角及温度变化下增益高于120 dB,增益带宽积(GBW)大于800 MHz,而整个运放消耗16.36 mA的电流,FOM值为306 MHz.pF/mA。 展开更多
关键词 增益自举 共源共栅 增益带宽积 输出摆幅 优值 密勒补偿
一种高线性度14位40MS/s流水线A/D转换器 认领 被引量:1
9
作者 王晋雄 刘力源 李冬梅 《微电子学》 CAS CSCD 北大核心 2010年第6期765-769,773共6页
设计了一个14位40 MHz、100 dB SFDR、1.8 V电源电压的流水线A/D转换器(ADC)。采用增益自举密勒补偿两级运放,可在保证2Vp-p差分输出信号摆幅的前提下获得130dB的增益,有效地减小了运放有限增益的影响;同时,采用冗余位编码技术和动态... 设计了一个14位40 MHz、100 dB SFDR、1.8 V电源电压的流水线A/D转换器(ADC)。采用增益自举密勒补偿两级运放,可在保证2Vp-p差分输出信号摆幅的前提下获得130dB的增益,有效地减小了运放有限增益的影响;同时,采用冗余位编码技术和动态比较器,降低了比较器失调电压的设计难度和功耗。该设计采用UMC 0.18μm CMOS工艺,芯片面积为2mm×4 mm。仿真结果为:输入满幅单频9 MHz的正弦信号,可以达到100 dB SFDR和83.8 dBSNDR。 展开更多
关键词 流水线A/D转换器 增益自举 密勒补偿 OTA 动态比较器
一种应用于锁相环的增益提高型电荷泵设计 认领 被引量:2
10
作者 郭喜俊 殷景华 +1 位作者 宋明歆 翟明静 《微电子学与计算机》 CSCD 北大核心 2009年第12期132-135,共4页
采用0.18μm 1.8V CMOS工艺设计一种增益提高型电荷泵电路,利用增益提高技术和折叠式共源共栅电路实现充放电电流的匹配.该电荷泵结构可以很大程度地减小沟道长度调制效应的影响,使充放电电流在宽输出电压范围内实现精确匹配,同... 采用0.18μm 1.8V CMOS工艺设计一种增益提高型电荷泵电路,利用增益提高技术和折叠式共源共栅电路实现充放电电流的匹配.该电荷泵结构可以很大程度地减小沟道长度调制效应的影响,使充放电电流在宽输出电压范围内实现精确匹配,同时具有结构简单的优点.仿真结果表明,电源电压1.8V时,电荷泵电流为600μA,在0.3~1.6V输出范围内电流失配为0.6μA,功耗为3mW. 展开更多
关键词 电荷泵 电流失配 增益提高 折叠式共源共栅
一种1.8V 10位100Ms/s流水线模数转换器设计 认领
11
作者 龙善丽 时龙兴 +1 位作者 吴建辉 王沛 《半导体学报》 EI CAS CSCD 北大核心 2008年第5期 923-929,共7页
针对自举开关中的寄生效应和导通电阻的非线性问题提出了一种新的低压低电阻的自举开关.同时利用增益增强技术设计高直流增益和高单位增益带宽的运放,从而保证采样保持电路和子级电路的性能.基于以上技术,设计了一个10位100Ms/s流... 针对自举开关中的寄生效应和导通电阻的非线性问题提出了一种新的低压低电阻的自举开关.同时利用增益增强技术设计高直流增益和高单位增益带宽的运放,从而保证采样保持电路和子级电路的性能.基于以上技术,设计了一个10位100Ms/s流水线模数转换器,该模数转换器用0.18μm CMOS工艺流片验证.经测试,该模数转换器可以在采样率为100MHz,输入频率分别为在6.26和48.96MHz的情况下分别获得54.2和49.8dB的信噪比. 展开更多
关键词 模数转换器 自举开关 增益提升电路
在线阅读 下载PDF
一个高线性13位流水线CMOS A/D转换器 认领 被引量:1
12
作者 李福乐 段静波 王志华 《半导体学报》 EI CAS CSCD 北大核心 2008年第3期 497-501,共5页
介绍了一个采用多种电路设计技术来实现高线性13位流水线A/D转换器.这些设计技术包括采用无源电容误差平均来校准电容失配误差、增益增强(gain—boosting)运放来降低有限增益误差和增益非线性、自举(bootstrapping)开关来减小开... 介绍了一个采用多种电路设计技术来实现高线性13位流水线A/D转换器.这些设计技术包括采用无源电容误差平均来校准电容失配误差、增益增强(gain—boosting)运放来降低有限增益误差和增益非线性、自举(bootstrapping)开关来减小开关导通电阻的非线性以及抗干扰设计来减弱来自数字供电的噪声.电路采用0.18μm CMOS工艺实现,包括焊盘在内的面积为3.2mm^2.在2.5MHz采样时钟和2.4MHz输入信号下测试,得到的微分非线性为-0.18/0.15LSB,积分非线性为-0.35/0.5LSB,信号与噪声加失真比(SNDR)为75.7dB,无杂散动态范围(SFDR)为90.5dBc;在5MHz采样时钟和2.4MHz输入信号下测试,得到的SNDR和SFDR分别为73.7dB和83.9dBc.所有测试均在2.7V电源下进行,对应于采样率为2.5MS/s和5MS/s的功耗(包括焊盘驱动电路)分别为21mW和34mW. 展开更多
关键词 模数转换器 高线性 电容误差平均 增益增强 自举开关 抗干扰
在线阅读 下载PDF
12位100MS/s ADC中采样/保持电路的分析与设计 认领 被引量:6
13
作者 张凯 周贵贤 +2 位作者 刘烨 陈贵灿 程军 《微电子学与计算机》 CSCD 北大核心 2007年第11期 8-13,共6页
设计了一种高性能的采样保持(S/H)电路,在1.8V的电源电压下,其性能满足12位精度、100MS/s转换速率的ADC的要求。设计中采用了一种新型的白举采样开关,提高了S/H电路的可靠性和线性度;对于高增益大带宽的运算踌导放大器OTA的... 设计了一种高性能的采样保持(S/H)电路,在1.8V的电源电压下,其性能满足12位精度、100MS/s转换速率的ADC的要求。设计中采用了一种新型的白举采样开关,提高了S/H电路的可靠性和线性度;对于高增益大带宽的运算踌导放大器OTA的带宽设计,在分析了主运放和辅助运放在带宽和相位裕度等方面的关系的基础上.提出了新的设计方法。仿真结果表明:S/H电路的差动输出摆幅达到了2V;对于输入为49MHz的正弦波。测得其信号噪声失真比达到了82dB,满足12位ADC的要求;整个电路的功耗约为20mW。 展开更多
关键词 采样/保持电路 自举开关 增益提高技术
在线阅读 下载PDF
一种采用增益增强技术的全差分运放设计和实现 认领 被引量:1
14
作者 成东波 孙玲玲 +1 位作者 洪慧 韩健 《电子器件》 CAS 2010年第6期 704-707,共4页
设计了一种采用增益增强技术并带有共模反馈的全差分运算放大器。该运算放大器主要由三个折叠式共源共栅结构的运放、一个偏置电路和一个共模反馈电路组成。运算放大器采用chartered0.35μmCMOS工艺实现,仿真结果表明运放开环增益为106.... 设计了一种采用增益增强技术并带有共模反馈的全差分运算放大器。该运算放大器主要由三个折叠式共源共栅结构的运放、一个偏置电路和一个共模反馈电路组成。运算放大器采用chartered0.35μmCMOS工艺实现,仿真结果表明运放开环增益为106.8dB,单位增益带宽为58MHz,相位裕度为79°(负载Cload=1pF)。对流片运放进行测试和分析,运算放大器测试指标和仿真指标基本接近,较好达到预先的设计要求。 展开更多
关键词 增益增强技术 全差分运放 共模反馈 折叠式共源共栅
在线阅读 下载PDF
一种12位125MS/s的SiGe BiCMOS采样保持放大器 认领 被引量:2
15
作者 潘杰 杨海钢 +1 位作者 杨银堂 朱樟明 《电路与系统学报》 CSCD 北大核心 2008年第4期 55-58,共4页
提出了基于TSMC0.35μm锗硅(SiGe)BiCMOS工艺的全差分跨导运算放大器(OTA),充分利用了异质结晶体管(HBT)共射共基结构的大跨导、小寄生效应、低噪声等特性。采用共源共栅以及增益倍增技术的负载管,在3.3V单电源下,开环增益... 提出了基于TSMC0.35μm锗硅(SiGe)BiCMOS工艺的全差分跨导运算放大器(OTA),充分利用了异质结晶体管(HBT)共射共基结构的大跨导、小寄生效应、低噪声等特性。采用共源共栅以及增益倍增技术的负载管,在3.3V单电源下,开环增益为92.2dB,单位增益频率为1.26GHz,相位裕度为61.1°(负载为550fF时),差分输出摆幅为3V,以此OTA为核心的采样保持放大器(SHA)的最大采样频率为125MHz。 展开更多
关键词 锗硅 异质结晶体管 增益倍增技术 跨导运算放大器 采样保持放大器
在线阅读 下载PDF
一种高速高精度采样/保持电路 认领 被引量:6
16
作者 杨斌 殷秀梅 杨华中 《半导体学报》 EI CAS CSCD 北大核心 2007年第10期 1642-1646,共5页
介绍了一种用于12bit,100MS/s流水线模数转换器前端的采样/保持电路的设计.该电路在3V电源电压100MHz采样频率时,输入直到奈奎斯特频率仍能够达到108dB的无杂散动态范围(SFDR)和77dB的信躁比(SNR).论文建立了考虑开关之后的采样... 介绍了一种用于12bit,100MS/s流水线模数转换器前端的采样/保持电路的设计.该电路在3V电源电压100MHz采样频率时,输入直到奈奎斯特频率仍能够达到108dB的无杂散动态范围(SFDR)和77dB的信躁比(SNR).论文建立了考虑开关之后的采样保持电路的分析模型,并详细研究了电路中开关组合对电路性能的影响,同时发现了传统的栅源自举开关(bootstrapped switch)中存在的漏电现象并对其进行了改进,极大地减小了漏电并提高了电路的线性性能. 展开更多
关键词 采样/保持电路 自举开关 增益自举放大器
在线阅读 下载PDF
一个59mW10位40MHz流水线A/D转换器 认领 被引量:1
17
作者 李建 严杰锋 +4 位作者 陈俊 张剑云 郭亚炜 沈泊 汤庭鳌 《半导体学报》 EI CAS CSCD 北大核心 2005年第7期 1301-1308,共8页
设计了一个工作在3.0V的10位40MHz流水线A/D转换器,采用了时分复用运算放大器,低功耗的增益自举telescopic运放,低功耗动态比较器,器件尺寸逐级减小优化功耗。在40MHz的采样时钟,0.5MHz的输入信号的情况下测试,可获得8.1位有... 设计了一个工作在3.0V的10位40MHz流水线A/D转换器,采用了时分复用运算放大器,低功耗的增益自举telescopic运放,低功耗动态比较器,器件尺寸逐级减小优化功耗。在40MHz的采样时钟,0.5MHz的输入信号的情况下测试,可获得8.1位有效精度,最大积分非线性为2.2LSB,最大微分非线性为0.85LSB,电路用0.25μmCMOS工艺实现,面积为1.24mm^2,功耗仅为59mw,其中同时包括为A/D转换器提供基准电压和电流的一个带隙基准源和缓冲电路。 展开更多
关键词 模数转换器 低功耗 共享运算放大器技术 A/D转换器
在线阅读 下载PDF
一种增益提升和摆率增强的运算跨导放大器 认领
18
作者 吴锋霖 李思臻 +1 位作者 余凯 章国豪 《电子技术应用》 2020年第7期65-69,共5页
为了解决传统电流镜运算跨导放大器(OTA)在低压、低功耗条件下增益和摆率严重受限的问题,提出了一种基于互补翻转电压跟随器(FVF)的运算跨导放大器,有效提升跨导和最大输出电流,从而达到增益提升和摆率增强的目的。采用SMIC 0.18μm CMO... 为了解决传统电流镜运算跨导放大器(OTA)在低压、低功耗条件下增益和摆率严重受限的问题,提出了一种基于互补翻转电压跟随器(FVF)的运算跨导放大器,有效提升跨导和最大输出电流,从而达到增益提升和摆率增强的目的。采用SMIC 0.18μm CMOS工艺进行设计和验证。仿真结果表明,在1.8 V电源电压下,与同等静态功耗的传统电流镜OTA相比,提出的互补FVF型OTA增益提高了11 dB,单位增益带宽提升了2倍,正、负摆率分别提升了6.7倍和6.1倍,比单FVF型OTA有更好的性能提升效果。 展开更多
关键词 运算跨导放大器 增益提升 摆率增强 低压 低功耗
在线阅读 下载PDF
一种增益和摆率提升的电流镜运算放大器 认领 被引量:1
19
作者 王梦海 张春茗 严展科 《微电子学》 CAS 北大核心 2019年第4期452-456,共5页
提出了一种应用于低压低功耗电路的新型电流镜运算放大器。该运算放大器在传统电流镜运算放大器结构的基础上,在输入级增加电流复用模块,在输出级增加动态调控单元,提升了电路的增益和摆率,且不产生额外的静态功耗,不影响电路的稳定性。... 提出了一种应用于低压低功耗电路的新型电流镜运算放大器。该运算放大器在传统电流镜运算放大器结构的基础上,在输入级增加电流复用模块,在输出级增加动态调控单元,提升了电路的增益和摆率,且不产生额外的静态功耗,不影响电路的稳定性。在UMC 28 nm CMOS工艺下进行设计和验证。仿真结果表明,在1.05 V电源电压下,与传统电流镜运算放大器相比,该运算放大器的摆率提高了11倍,增益提升了20 dB。 展开更多
关键词 电流镜运算放大器 增益提升 摆率提升 低压 低功耗
A sample and hold circuit for pipelined ADC 认领
20
作者 Yutong Zhang Bei Chen Heping Ma 《半导体学报:英文版》 EI CAS CSCD 2018年第11期74-78,共5页
A high performance sample-and-hold (S/H) circuit used in a pipelined analog-to-digital converter(ADC) is presented in this paper. Fully-differential capacitor flip-around architecture was used in this S/H circuit.... A high performance sample-and-hold (S/H) circuit used in a pipelined analog-to-digital converter(ADC) is presented in this paper. Fully-differential capacitor flip-around architecture was used in this S/H circuit.A gain-boosted folded cascode operational transconductance amplifier (OTA) with a DC gain of 90 dB and aGBW of 738 MHz was designed. A low supply voltage bootstrapped switch was used to improve the linearity ofthe S/H circuit. With these techniques, the designed S/H circuit can reach 94 dB SFDR for a 48.9 MHz input fre-quency with 100 MS/s sampling rate. Measurement results of a 14-bit 100-MS/s pipeline ADC with designed S/Hcircuit are presented. 展开更多
关键词 S/H CIRCUIT bootstrapped SWITCH gain-boosted OTA
上一页 1 2 4 下一页 到第
使用帮助 返回顶部 意见反馈