期刊文献+
共找到257篇文章
< 1 2 13 >
每页显示 20 50 100
Cascode 混沌电路负阻模型与电路设计 预览
1
作者 陈文兰 郑林华 杨星华 《太赫兹科学与电子信息学报》 北大核心 2019年第3期531-535,共5页
针对 Cascode 结构振荡器进行研究,通过理论推导和分析,给出两级负阻提升的通用模型,该模型可以被广泛应用于混沌电路设计中,实际电路设计时可以用合适的负阻电路单元替代两级结构中的下级部分,实现电路负阻的提升。仿真设计结果表明,... 针对 Cascode 结构振荡器进行研究,通过理论推导和分析,给出两级负阻提升的通用模型,该模型可以被广泛应用于混沌电路设计中,实际电路设计时可以用合适的负阻电路单元替代两级结构中的下级部分,实现电路负阻的提升。仿真设计结果表明,基于该模型设计的混沌电路的混沌振荡基频 f0为 4.2 GHz,f0/fT值达到 0.46,较经典单级电路有较大提升。 展开更多
关键词 CASCODE 结构 混沌电路 负阻模型 振荡频率
在线阅读 下载PDF
一种10bit50MSps分段式电流舵DAC设计 预览
2
作者 吴晓宇 杨兵 +1 位作者 武锦 吴旦昱 《北方工业大学学报》 2019年第2期49-56,共8页
本文基于40 nm CMOS工艺,设计了一种10 bit 50 MSps的DAC,该DAC内嵌于一款4 GSps 12 bit的ADC核内进行非线性校准的工作.DAC电路的主体为分段式结构,高6位和低4位分别为温度计码和二进制码.本文提出一种利用模拟电路来进行二进制码转温... 本文基于40 nm CMOS工艺,设计了一种10 bit 50 MSps的DAC,该DAC内嵌于一款4 GSps 12 bit的ADC核内进行非线性校准的工作.DAC电路的主体为分段式结构,高6位和低4位分别为温度计码和二进制码.本文提出一种利用模拟电路来进行二进制码转温度计码的设计,可以有效的提高DAC的INL及减小译码电路版图的面积.为了减小因版图布局而引起的失配误差,电流源阵列采用Q2 Random Walk布局.版图后仿的结果显示,在1.8V电源供电下,DAC的DNL和INL的最大绝对值分别为0.04 LSB和0.015 LSB.当仿真时的输出信号频率为0.098 MHz时,DAC的SFDR为73.5 dB. 展开更多
关键词 电流舵DAC Q2 RANDOM WALK 温度计码 共源共栅
在线阅读 下载PDF
一种0.13 μm SOI CMOS 2.4/5.5 GHz双频段LNA
3
作者 凌园园 卢煜旻 《微电子学》 CAS 北大核心 2019年第1期55-62,共8页
基于Tower Jazz 0.13μm SOI CMOS工艺,提出了一种应用于无线局域网的2.4/5.5GHz双频段低噪声放大器(LNA)。该双频段LNA基于带源极电感的共源共栅结构,在放大管栅极与共源共栅管漏极之间增加负反馈电容,以改善5.5GHz频段的阻抗匹配。工... 基于Tower Jazz 0.13μm SOI CMOS工艺,提出了一种应用于无线局域网的2.4/5.5GHz双频段低噪声放大器(LNA)。该双频段LNA基于带源极电感的共源共栅结构,在放大管栅极与共源共栅管漏极之间增加负反馈电容,以改善5.5GHz频段的阻抗匹配。工作频段的切换通过开关控制的电感电容匹配网络实现。SOI射频开关通过增加MOS管尺寸来减小导通时的插入损耗,并且保持较低的关断电容,使开关的引入对LNA性能的影响最小化。Cadence后仿真结果表明,在2.4GHz频段范围内,S21为10.3~10.7dB,NF为2.1~2.2dB,IIP3为5dBm;在5.5GHz频段范围内,S21为9.7~11.8dB,NF为2.4~2.9dB,IIP3为14dBm。 展开更多
关键词 低噪声放大器 SOI CMOS工艺 可重配置 共源共栅结构 射频开关
基于TSMC0.18μm RF CMOS工艺的1.2 GHz LNA的设计和仿真 预览
4
作者 祁赓 黄海生 +1 位作者 李鑫 惠强 《电子元件与材料》 CAS CSCD 北大核心 2019年第12期84-88,94,共6页
针对射频接收机芯片中的低噪声放大器(Low-Noise Amplifier,LNA)电路在工作时要求拥有更小的噪声系数和更好的隔离度等问题,采用TSMC 0.18μm RF CMOS工艺结合共源共栅结构设计了一款低噪声放大器,在导航接收机中主要用来接收GPS L2频... 针对射频接收机芯片中的低噪声放大器(Low-Noise Amplifier,LNA)电路在工作时要求拥有更小的噪声系数和更好的隔离度等问题,采用TSMC 0.18μm RF CMOS工艺结合共源共栅结构设计了一款低噪声放大器,在导航接收机中主要用来接收GPS L2频段信号和BDS B2频段信号。通过对器件尺寸的计算和选择,使得电路具有良好的噪声性能及线性度。利用Cadence软件中Spectre对所设计的电路进行仿真。得到仿真结果为:LNA在1.8 V电源电压下,功耗为4.28 mW,功率增益为18.51 dB,输入回波损耗为38.67 dB,输出回波损耗为19.21 dB,反向隔离度S12为-46.91 dB,噪声系数(Noise Figure,NF)为0.41 dB,输入1 dB压缩点为-11.70 dBm,输入三阶交调点为-1.50 dBm。 展开更多
关键词 低噪声放大器 共源共栅 噪声系数 功率增益 1 dB压缩点
在线阅读 下载PDF
220 GHz低噪声放大器研究 预览
5
作者 毛燕飞 鄂世举 +1 位作者 SCHMALZ Klaus SCHEYTT John Christoph 《红外》 CAS 2019年第8期24-30,共7页
基于IHP锗硅BiCMOS工艺,研究和实现了两种220 GHz低噪声放大器电路,并将其应用于220 GHz太赫兹无线高速通信收发机电路。一种是220 GHz四级单端共基极低噪声放大电路,每级电路采用了共基极(Common Base,CB)电路结构,利用传输线和金属-... 基于IHP锗硅BiCMOS工艺,研究和实现了两种220 GHz低噪声放大器电路,并将其应用于220 GHz太赫兹无线高速通信收发机电路。一种是220 GHz四级单端共基极低噪声放大电路,每级电路采用了共基极(Common Base,CB)电路结构,利用传输线和金属-绝缘体-金属(Metal-Insulator-Metal,MIM)电容等无源电路元器件构成输入、输出和级间匹配网络。该低噪放电源的电压为1.8 V,功耗为25 mW,在220 GHz频点处实现了16 dB的增益,3 dB带宽达到了27 GHz。另一种是220 GHz四级共射共基差分低噪声放大电路,每级都采用共射共基的电路结构,放大器利用微带传输线和MIM电容构成每级的负载、Marchand-Balun、输入、输出和级间匹配网络等。该低噪放电源的电压为3 V,功耗为234 mW,在224 GHz频点实现了22 dB的增益,3 dB带宽超过6 GHz。这两个低噪声放大器可应用于220 GHz太赫兹无线高速通信收发机电路。 展开更多
关键词 低噪声放大器 220 GHZ 共基级 共射共基 太赫兹无线高速通信收发机 BICMOS工艺
在线阅读 下载PDF
CMOS射频前端LNA的设计 预览
6
作者 尹强 黄海生 +1 位作者 曹新亮 杨锐 《电子元件与材料》 CAS CSCD 北大核心 2018年第6期68-72,共5页
采用TSMC RF CMOS 0.13μm工艺设计了一款共源共栅结构的低噪声放大器(Low Noise Amplifier,LNA),该放大器应用于移动通信主流标准TD-SCDMA 2 GHz中。先初步计算电路参数,后经ADS调谐折中选择电路参数。利用安捷伦公司(Agilent)射频... 采用TSMC RF CMOS 0.13μm工艺设计了一款共源共栅结构的低噪声放大器(Low Noise Amplifier,LNA),该放大器应用于移动通信主流标准TD-SCDMA 2 GHz中。先初步计算电路参数,后经ADS调谐折中选择电路参数。利用安捷伦公司(Agilent)射频EDA平台ADS2009对电路进行仿真。结果表明,该LNA在1.2 V电源电压下,功耗仅为3 mW,正向功率增益为18.96 dB,输入输出匹配均小于-30 dB,噪声系数为1.15 dB,且输入1 dB压缩点为-9 dBm,满足预期的设计要求。 展开更多
关键词 低噪声放大器 CMOS ADS 共源共栅 匹配 射频
在线阅读 下载PDF
基于InP DHBT 220 GHz高增益功率放大器TMIC设计
7
作者 黎雨坤 张勇 +3 位作者 李骁 陈亚培 靳赛赛 崔建行 《微波学报》 CSCD 北大核心 2018年第A01期263-265,共3页
基于0.5μmInPDHBT工艺设计了一款工作在220GHz的两级太赫兹单片集成电路。该电路采用共发射极共基级结构与薄膜微带线工艺,保证了该功率放大器具有紧凑的结构的同时又具有较高的增益,该功率放大器芯片面积为1400μm×1400μm,在215... 基于0.5μmInPDHBT工艺设计了一款工作在220GHz的两级太赫兹单片集成电路。该电路采用共发射极共基级结构与薄膜微带线工艺,保证了该功率放大器具有紧凑的结构的同时又具有较高的增益,该功率放大器芯片面积为1400μm×1400μm,在215~225 GHz频率范围内增益大于20 dB,在215 GHz处小信号增益达到最大值为23.3 dB,此外,在220 GHz处的饱和输出功率为3.45 dBm。该功率放大器芯片的成功研制将对构建一个220 GHz发射前端具有重要的意义,目前电路正在流片制作当中。 展开更多
关键词 磷化铟双异质结双极晶体管 太赫兹单片集成电路 功率放大器 共发射极共基级
120nm SiGe BiCMOS 90~100GHz低噪声放大器
8
作者 庞东伟 陈涛 +3 位作者 施雨 桑磊 陶小辉 曹锐 《微电子学》 CSCD 北大核心 2018年第2期173-177,188共6页
基于IBM8HP 120nm SiGe BiCMOS工艺,分析了晶体管的最小噪声系数和最大可用增益特性。采用两级Cascode放大器级联结构,研制出一种频带为90100GHz的低噪声放大器(LNA)。详细分析了Cascode放大器潜在的自激可能性,采用串联小电阻的方式... 基于IBM8HP 120nm SiGe BiCMOS工艺,分析了晶体管的最小噪声系数和最大可用增益特性。采用两级Cascode放大器级联结构,研制出一种频带为90100GHz的低噪声放大器(LNA)。详细分析了Cascode放大器潜在的自激可能性,采用串联小电阻的方式消除不稳定性。与电磁仿真软件Sonnet联合仿真,结果表明,在频带内,放大器的输入反射系数S11〈-18dB,输出反射系数S22〈-12dB;在94GHz处,噪声系数为8dB,增益为14.75dB,输出1dB压缩点功率为-7.9dBm;在1.8V供电电压下,整个电路的功耗为14.42mW。该放大器具有低噪声、低功耗的特点。 展开更多
关键词 SIGE 最小噪声系数 最大可用增益 共源共栅
一种有源自偏置的Ku波段CMOS低噪声放大器
9
作者 钱江浩 谢生 +1 位作者 毛陆虹 李海鸥 《南开大学学报:自然科学版》 CSCD 北大核心 2018年第4期68-72,共5页
基于源简并电感共源共栅结构,设计了1种有源自偏置低噪声放大器,既可消除偏置电路功耗,又能克服无源自偏置噪声较高的缺点;另外利用键合线作为高Q值电感元件,进一步降低噪声系数并减小芯片面积.所设计低噪声放大器采用TSMC 0.18μm CMO... 基于源简并电感共源共栅结构,设计了1种有源自偏置低噪声放大器,既可消除偏置电路功耗,又能克服无源自偏置噪声较高的缺点;另外利用键合线作为高Q值电感元件,进一步降低噪声系数并减小芯片面积.所设计低噪声放大器采用TSMC 0.18μm CMOS工艺进行优化设计并流水制备.仿真结果表明,在12-16GHz频段内,噪声系数NF低于3.2 d B,输入3阶交调点IIP3为1.573 d Bm.研制芯片面积为540μm×360μm,在1.8 V电压下,消耗16 m A电流.结果表明芯片测试实现在12.2-15.5 GHz频段上,输入输出反射性能良好,正向增益S21〉6 d B,反向隔离度S12〈-32.5 d B. 展开更多
关键词 低噪声放大器 CMOS 共源共栅 有源自偏置技术 键合线电感
一种10bit 200MS/s分段式电流舵DAC设计 预览 被引量:2
10
作者 王帅 黄海生 +2 位作者 李鑫 尹强 李东亚 《电子技术应用》 北大核心 2017年第4期55-57,61共4页
基于TSMC 0.18μm CMOS工艺,设计一种10 bit采样率为200 MS/s的DAC(数模转换器)。为了提高DAC的整体性能,电路主体采用了分段式电流舵结构,高6位为温度计码,低4位为二进制码。电流源开关单元采用了cascode结构(共源共栅)和差分输出... 基于TSMC 0.18μm CMOS工艺,设计一种10 bit采样率为200 MS/s的DAC(数模转换器)。为了提高DAC的整体性能,电路主体采用了分段式电流舵结构,高6位为温度计码,低4位为二进制码。电流源开关单元采用了cascode结构(共源共栅)和差分输出结构。另外,采用了一种低交叉点开关驱动电路来提高DAC的动态性能。电路仿真结果显示,在1.8 V电源供电下,DAC的微分非线性误差(DNL)和积分非线性误差(INL)的最大值为0.05 LSB和0.2 LSB。在输出信号频率为0.976 MHz时,DAC的无杂动态范围(SFDR)为81.53 dB。 展开更多
关键词 电流舵 cascode结构 低交叉点驱动电路
在线阅读 下载PDF
433 MHz CMOS功率放大器设计 预览 被引量:2
11
作者 胡世林 孙凯 郝明丽 《电子设计工程》 2017年第5期158-161,共4页
基于IBM 0.18um SOI CMOS工艺,设计了一款工作在433 MHz的两级AB类功率放大器。驱动级和输出级均采用共源共栅结构以提高电源电压,从而提高输出功率。采用了自适应偏置电路解决了共源管和共栅管之间电压分布不均的问题,提高了电路可靠... 基于IBM 0.18um SOI CMOS工艺,设计了一款工作在433 MHz的两级AB类功率放大器。驱动级和输出级均采用共源共栅结构以提高电源电压,从而提高输出功率。采用了自适应偏置电路解决了共源管和共栅管之间电压分布不均的问题,提高了电路可靠性。输入级采用了电压-电压反馈降低增益,提高电路稳定性。片内集成了输入匹配、级间匹配电路。后仿真结果表明,该放大器的增益为33.97 d B,1 d B压缩点为28.12 d Bm,PAE为23.86%。 展开更多
关键词 功率放大器 SOI 共源共栅 自适应偏置 电压-电压反馈
在线阅读 下载PDF
一种高速高精度动态比较器
12
作者 朱智勇 段吉海 +2 位作者 邓进丽 徐卫林 韦雪明 《微电子学》 CSCD 北大核心 2017年第2期176-180,共5页
提出了一种应用于逐次逼近模数转换器的高速高精度比较器。该比较器由2级预放大器、1级锁存比较器以及缓冲电路构成。在前置预放大器中采用共源共栅结构、复位和箝位技术,提高了比较器的精度和速度,降低了功耗。在锁存比较器中引入额外... 提出了一种应用于逐次逼近模数转换器的高速高精度比较器。该比较器由2级预放大器、1级锁存比较器以及缓冲电路构成。在前置预放大器中采用共源共栅结构、复位和箝位技术,提高了比较器的精度和速度,降低了功耗。在锁存比较器中引入额外的正反馈路径,提高了响应速度,降低了功耗。将锁存比较器输入对管与锁存结构隔离,降低了踢回噪声的影响,提高了比较器的精度。比较器基于SMIC 0.18μm CMOS工艺进行设计与仿真。仿真结果表明,在1.8V电源电压、800MHz时钟下,比较器的精度为50μV,传输延迟为458ps,功耗为432μW,芯片面积仅为0.009mm^2。 展开更多
关键词 逐次逼近模数转换器 预放大锁存比较器 共源共栅结构 正反馈
基于0.13μm CMOS的WiFi功率放大器设计
13
作者 齐文正 林敏 +2 位作者 杨根庆 董业民 黄水根 《半导体技术》 CAS CSCD 北大核心 2017年第3期178-183,共6页
基于TSMC 0.13μm CMOS工艺,设计了一款适用于无线保真(Wi Fi)收发机的发射端、工作在2.4 GHz且增益可控的三级级联功率放大器。驱动级采用单管结构,后两级采用共源共栅(MOSFET)结构。利用调节共源共栅晶体管栅极的电容来改变栅极... 基于TSMC 0.13μm CMOS工艺,设计了一款适用于无线保真(Wi Fi)收发机的发射端、工作在2.4 GHz且增益可控的三级级联功率放大器。驱动级采用单管结构,后两级采用共源共栅(MOSFET)结构。利用调节共源共栅晶体管栅极的电容来改变栅极电压的相位,进而弥补了共源共栅结构的劣势,增加了整个系统的线性度和增益。另外,使用外部数字信号控制每级偏置的大小来适应不同的输出需求。整个结构采用电源电压:第一级为1.8 V,后两级为3.3 V,芯片面积为1.93 mm×1.4 mm。利用Candence Spectre RF软件工具对所设计的功率放大器进行仿真。结果表明,在2.4 GHz的工作频点,功率放大器的饱和输出功率为24.9 d Bm,最大功率附加效率为22%,小信号增益达到28 d B。 展开更多
关键词 互补金属氧化物半导体(CMOS) 无线保真(WiFi) 功率放大器(PA) 线性度 共源共栅
高阶曲率补偿低温漂系数带隙基准电压源设计 预览 被引量:2
14
作者 夏俊雅 曾以成 崔晶晶 《电子元件与材料》 CAS CSCD 2017年第6期90-94,共5页
设计了一种高阶曲率补偿低温漂系数的CMOS带隙基准电压源,采用自偏置共源共栅结构,降低了电路工作的电源电压。采用电流抽取电路结构,在高温阶段抽取与温度正相关电流,低温阶段抽取与温度负相关的电流,使得电压基准源在整个工作温... 设计了一种高阶曲率补偿低温漂系数的CMOS带隙基准电压源,采用自偏置共源共栅结构,降低了电路工作的电源电压。采用电流抽取电路结构,在高温阶段抽取与温度正相关电流,低温阶段抽取与温度负相关的电流,使得电压基准源在整个工作温度范围内有多个极值点,达到降低温漂系数的目的。在0.5μmCMOS工艺模型下,CadenceSpectre电路仿真的结果表明,在–40~+145℃范围内,温度特性得到了较大的改善,带隙基准电压源的温漂系数为7.28×10–7/℃。当电源电压为2.4V时电路就能正常工作。 展开更多
关键词 带隙基准电压源 共源共栅 高阶曲率补偿 低温漂系数 高低温补偿 电流抽取
在线阅读 下载PDF
2.4GHz CMOS低噪声放大器设计 预览 被引量:5
15
作者 程远垚 宋树祥 蒋品群 《广西师范大学学报:自然科学版》 CAS 北大核心 2016年第3期7-13,共7页
本文采用TSMCO.18μmCMOS工艺,设计了两款可工作在2.4GHz频率上的窄带低噪声放大器(LNA)。两款LNA的电路结构分别为Cascode电路结构应用电流复用技术,以及应用正体偏置效应的折叠Cascode结构。所设计的两款窄带LNA的仿真结果表明... 本文采用TSMCO.18μmCMOS工艺,设计了两款可工作在2.4GHz频率上的窄带低噪声放大器(LNA)。两款LNA的电路结构分别为Cascode电路结构应用电流复用技术,以及应用正体偏置效应的折叠Cascode结构。所设计的两款窄带LNA的仿真结果表明,在2.4GHz工作频率上,Cascode结构LNA在1.5V供电电压下电路功耗为4.9mW,增益为23.5dB,输入输出反射系数分别为-16.9dB与-16.3dB,噪声系数为O.72dB且IIP3为3.12dBm;折叠Cascode结构LNA可在O.5V供电电压下工作,功耗为1.83mW,增益为23.8dB,输入输出反射系数分别为-28.2dB与-24.8dB,噪声系数为O.62dB且IIP3为-7.65dBm,适用于低电压低功耗应用。 展开更多
关键词 CMOS 窄带 低噪声放大器 CASCODE 电流复用 正体偏置
在线阅读 下载PDF
D波段功率放大器设计 预览 被引量:2
16
作者 刘杰 张健 +2 位作者 蒋均 田遥岭 邓贤进 《强激光与粒子束》 EI CAS CSCD 北大核心 2016年第2期88-91,共4页
基于0.13μmSiGe BiCMOS工艺,研究和设计了一种D波段功率放大器芯片.该放大器芯片用了四个功率放大器单元和两个T型结网络构成.功率放大器单元采用了三级的cascode电路结构.低损耗的片上T型结网络既能起到片上功率合成/分配的功能,又能... 基于0.13μmSiGe BiCMOS工艺,研究和设计了一种D波段功率放大器芯片.该放大器芯片用了四个功率放大器单元和两个T型结网络构成.功率放大器单元采用了三级的cascode电路结构.低损耗的片上T型结网络既能起到片上功率合成/分配的功能,又能对输入输出进行阻抗匹配.对电路结构进行了设计、流片验证和测试.采用微组装工艺将该芯片封装成为波导模块.小信号测试结果表明:该功放芯片工作频率为125-150GHz,最高增益在131GHz为21dB,最低增益在150GHz为17dB,通带内S22小于-7dB,S11小于-10dB.大信号测试结果表明:该功放模块在128-146GHz带内输出功率都大于13dBm,在139GHz时,具有最高输出功率为13.6dBm,且1dB压缩功率为12.9dBm. 展开更多
关键词 D波段 功率放大器 太赫兹集成电路 SiGeBiCMOS CASCODE
在线阅读 下载PDF
一种用于LED背光驱动的带隙基准源 预览
17
作者 何晓宇 《电子元件与材料》 CAS CSCD 2016年第7期23-26,共4页
依据带隙基准源的基本原理设计了一种用于LED背光驱动芯片的带隙基准源,与传统带隙基准源相比,设计的带隙基准源采用了无运放电路结构。该电路在基于0.5mm BCD工艺下完成设计,通过Hspice仿真表明,当温度在–40^+125℃变化时,基准源输... 依据带隙基准源的基本原理设计了一种用于LED背光驱动芯片的带隙基准源,与传统带隙基准源相比,设计的带隙基准源采用了无运放电路结构。该电路在基于0.5mm BCD工艺下完成设计,通过Hspice仿真表明,当温度在–40^+125℃变化时,基准源输出电压在1.227 5-1.229 8 V之间变化,温漂系数仅为11.36×10^(–6),基准源供电电压在6-8 V之间变化时,基准源输出电压相对变化量为0.85%,满足了设计要求。 展开更多
关键词 LED背光驱动 带隙基准 共源共栅 沟道长度调制 启动电路 仿真
在线阅读 下载PDF
一种高增益大带宽的增益自举型折叠共源共栅放大器设计 预览
18
作者 王停 唐海林 +1 位作者 赵宗佑 于跃宝 《河北工业大学学报》 CAS 2016年第4期20-23,共4页
提出了一种应用于高速高精度流水线ADC中的高增益大带宽的增益自举型全差分折叠共源共栅放大器.放大器采用0.18 μm 1P6M CMOS工艺.通过仔细的设计运放的单位增益带宽和极零点改善其闭环稳定性.仿真结果表明:放大器的直流增益为93 dB,... 提出了一种应用于高速高精度流水线ADC中的高增益大带宽的增益自举型全差分折叠共源共栅放大器.放大器采用0.18 μm 1P6M CMOS工艺.通过仔细的设计运放的单位增益带宽和极零点改善其闭环稳定性.仿真结果表明:放大器的直流增益为93 dB,单位增益带宽为1.8 GHz,在输出共模电压范围为0.6 V~1.2 V内,放大器的直流增益大于88 dB.整个芯片的版图面积为96μm×120μm. 展开更多
关键词 共源共栅 增益自举 放大器 开关电容 共模反馈 流水线ADC
在线阅读 免费下载
一种基于完全集成Buck型DC-DC转换器开关桥选择的迅捷方法 预览 被引量:4
19
作者 刘喜梅 梁逊 《电子测量技术》 2016年第2期33-37,共5页
在选择特定CMOS工艺基础上,本文提出了同步Buck型转换器开关桥拓扑结构和器件最佳组合的选择方法。DC-DC转换器是集成在有着相同负载的集成电路中,集成电路工作点已知且恒定。本文设计空间由多种共源共栅/非共源共栅开关桥拓扑结构和可... 在选择特定CMOS工艺基础上,本文提出了同步Buck型转换器开关桥拓扑结构和器件最佳组合的选择方法。DC-DC转换器是集成在有着相同负载的集成电路中,集成电路工作点已知且恒定。本文设计空间由多种共源共栅/非共源共栅开关桥拓扑结构和可用MOS开关器件构成,由本文方法选出的设计空间,满足使电源转换效率η最大化的设计要求。本文提出的方法缩小了设计空间、找到了最低功耗组合,并且避免了繁琐的比较仿真工作。在45nm和65nm CMOS工艺基础上,本文对具有核心器件、I/O器件和高压器件的同步3.3-1.65V Buck型转换器进行仿真。仿真结果与理论值(由本文方法计算所得)对比结果验证了本文提出方法的可行性。此外,通过对比得到的结论对于以后详细设计和相关拓扑结构优化提供有效参考。 展开更多
关键词 Buck型转换器 共源共栅 电路优化 CMOS 单片集成
在线阅读 下载PDF
新型电荷灵敏前置放大器研制 预览
20
作者 李元东 葛良全 +2 位作者 陈健 侯铁钢 邱腾 《核电子学与探测技术》 CAS 北大核心 2016年第8期804-806,841共4页
基于Muhisim软件仿真,研制了一种新型电荷灵敏前置放大器,其输入缓冲器采用JFET构成的共源共栅电路,放大级电路采用集成运算放大器。经测试,信号上升时间为85ns;当RC成形时间为10炉时,零电容噪声为970e,噪声斜率为7.40e/pF,对... 基于Muhisim软件仿真,研制了一种新型电荷灵敏前置放大器,其输入缓冲器采用JFET构成的共源共栅电路,放大级电路采用集成运算放大器。经测试,信号上升时间为85ns;当RC成形时间为10炉时,零电容噪声为970e,噪声斜率为7.40e/pF,对^137Cs源γ射线测量信噪比为32:1。 展开更多
关键词 电荷灵敏前置放大器 MULTISIM 仿真 共源共栅电路 集成运算放大器
在线阅读 下载PDF
上一页 1 2 13 下一页 到第
使用帮助 返回顶部 意见反馈
新型冠状病毒肺炎防控与诊疗专栏