期刊文献+
共找到4,761篇文章
< 1 2 239 >
每页显示 20 50 100
0.13μm MOSFET 器件的可靠性分析技术 预览
1
作者 杨斌 谭映 +2 位作者 王国林 马进元 许铭真 《中国集成电路》 2004年第4期 15-18,共4页
随着大规模集成化芯片上的器件尺寸微型化,MOSFET器件的按比例缩小的一个突出的影响是饱和区趋向消失,给器件特征参数(饱和电流,饱和电压,阈值电压,载流子迁移率)的确定和可靠性评估带来困难。为解决微小尺度的各种功能器件关键参... 随着大规模集成化芯片上的器件尺寸微型化,MOSFET器件的按比例缩小的一个突出的影响是饱和区趋向消失,给器件特征参数(饱和电流,饱和电压,阈值电压,载流子迁移率)的确定和可靠性评估带来困难。为解决微小尺度的各种功能器件关键参数的直接提取及建立一种在线的综合检测与可靠性分析技术,本文运用一种新的数据处理运算概念,即比例差值算符,揭示了元器件的另一种本征特性——比例差值特性。经过严格的理论与实验证明,只要代表元器件性能的函数满足比例差值谱函数定理,那么元器件的比例差值特性具有谱峰,其谱峰的位置,谱峰的高度决定了元器件的基本性质,使得元器件特征参数的确定可以在最佳状态(准理想状态)下实现,为微尺度器件的在线质量检测与可靠性判定提供了新的依据。 展开更多
关键词 MOSFET 比例差值算符 谱峰 可靠性分析 在线质量检测
在线阅读 下载PDF
一种CMOS锯齿波振荡电路的设计 预览 被引量:4
2
作者 马田华 蒋国平 王利 《电子器件》 EI CAS 2005年第1期 154-157,共4页
以比较器为核心电路,并采用恒流源充放电技术,设计了一种基于1.2 μmCMOS工艺的锯齿波振荡电路,并对其各单元组成电路的设计进行了阐述.同时利用Cadence SpectreS仿真工具对电路进行了仿真模拟,结果表明,锯齿波信号的线性度较好,同时在... 以比较器为核心电路,并采用恒流源充放电技术,设计了一种基于1.2 μmCMOS工艺的锯齿波振荡电路,并对其各单元组成电路的设计进行了阐述.同时利用Cadence SpectreS仿真工具对电路进行了仿真模拟,结果表明,锯齿波信号的线性度较好,同时在电源电压5.0 V左右,信号振荡频率变化很小;在27℃到55℃的温度范围内,信号振荡频率变化也很小.可见在适当的电源电压和温度变化范围内,振荡电路的性能较好,可广泛应用在PWM等各种电子电路中. 展开更多
关键词 比较器 恒流源充放电 CMOS工艺 锯齿波振荡电路
在线阅读 下载PDF
一个实用的部分耗尽SOI器件体接触仿真模型 预览 被引量:1
3
作者 姜凡 尹雪松 刘忠立 《微电子学》 CAS CSCD 北大核心 2005年第2期 138-141,共4页
文章描述了PD SOI器件的体接触失效过程,介绍了一种PD SOI器件一级近似体接触电阻计算方法;提出了一种实用的体接触电阻及其版图寄生参数的模型化方法.最后,应用体接触模型,设计了一个应用于0.8 μm PD SOI 128k SRAM的灵敏放大器,给出... 文章描述了PD SOI器件的体接触失效过程,介绍了一种PD SOI器件一级近似体接触电阻计算方法;提出了一种实用的体接触电阻及其版图寄生参数的模型化方法.最后,应用体接触模型,设计了一个应用于0.8 μm PD SOI 128k SRAM的灵敏放大器,给出了仿真结果. 展开更多
关键词 部分耗尽 绝缘体上硅 体接触 浮体效应
在线阅读 下载PDF
适用于OTA-C滤波器的高线性OTA的设计 被引量:3
4
作者 余国义 钟建福 张乐 《华中科技大学学报:自然科学版》 EI CAS CSCD 北大核心 2013年第4期60-64,共5页
设计了一种适用于OTA-C滤波器的高线性运算跨导放大器(0TA).该OTA采用新型的乘法器输入级,以获得大的线性跨导输入范围;采用一种新的共模负反馈(CMFB)策略,将主放大器输出电压线性压缩后再引入CMFB电路,以改善传统CMFB结构对0T... 设计了一种适用于OTA-C滤波器的高线性运算跨导放大器(0TA).该OTA采用新型的乘法器输入级,以获得大的线性跨导输入范围;采用一种新的共模负反馈(CMFB)策略,将主放大器输出电压线性压缩后再引入CMFB电路,以改善传统CMFB结构对0TA输出线性范围的限制.在SMIC.35μm标准CMOS工艺下仿真,结果显示:输入级的线性跨导差分输入电压范围达到了一2~2V,等效跨导在1μS时,直流(DC)开环增益达到了76dB,共模抑制比(CMRR)为140dB,电源抑制比(PSRR)为144dB.基于这种OTA设计了OTA-C二阶低通巴特沃斯滤波器.通过调节OTA的跨导,滤波器在1pf的负载电容下的截止频率从11kHz变化至419kHz;当截止频率为100kHz时输出为3Vp-p@100kHz时的总谐波失真(THD)为-47dB. 展开更多
关键词 放大器 线性化 滤波器 共模负反馈 共模抑制比 电源抑制比
CZT探测器低噪声读出电路设计 被引量:1
5
作者 曾蕙明 魏廷存 高武 《微电子学》 CAS CSCD 北大核心 2013年第3期341-344,349共5页
采用TSMC 0.35μm CMOS工艺,设计了CZT探测器低噪声读出电路链和一款多通道能量读出ASIC,该电路将应用于8×8CZT像素探测器的能量读出。给出了系统框图及低噪声能量读出电路链,分析了低噪声技术策略。实验结果表明,能量分辨范围为20... 采用TSMC 0.35μm CMOS工艺,设计了CZT探测器低噪声读出电路链和一款多通道能量读出ASIC,该电路将应用于8×8CZT像素探测器的能量读出。给出了系统框图及低噪声能量读出电路链,分析了低噪声技术策略。实验结果表明,能量分辨范围为20keV~4MeV,等效噪声电荷(ENC)小于150个电子,电荷转电压增益为9.2V/pC,非线性度小于3%,多通道串扰小于10个电子,满足设计需求。 展开更多
关键词 正电子发射断层成像 碲锌镉探测器 前端读出 电荷灵敏放大器
安防产品精选
6
《A&S:安防工程商》 2013年第11期84-87,共4页
TD-9620 200万高清网络球机 产品特色: ·1/3”Progressive CMOS; ·12/20倍变焦可选; ·1080P30FPS; ·网络四码流; ·云台最高速度可达400℃/S; ·IP66,TVS4KV防雷击、防浪涌、防突破。
关键词 安防产品 PROGRESSIVE 精选 产品特色 CMOS 最高速度 IP66 防雷击
一种带阻抗补偿的低功耗低压差线性稳压器 被引量:2
7
作者 程红丽 王冠军 《半导体技术》 CAS CSCD 北大核心 2014年第1期28-32,共5页
为了解决典型低压差线性稳压器(LDO)在全负载范围内的稳定性问题,采用了低阻抗设计的缓冲器来驱动调整管,即采用动态分流反馈偏置技术来降低缓冲器的输出电阻,以将调整管栅极处的极点推向更高的频率范围且不消耗大电流。完成了一... 为了解决典型低压差线性稳压器(LDO)在全负载范围内的稳定性问题,采用了低阻抗设计的缓冲器来驱动调整管,即采用动态分流反馈偏置技术来降低缓冲器的输出电阻,以将调整管栅极处的极点推向更高的频率范围且不消耗大电流。完成了一款在全负载范围内有足够相位裕度的低功耗LDO的设计,并采用HHNEC0.18仙mCMOS工艺实现版图设计,芯片的尺寸为150μm×120μm,输出电压为1.8V,空载静态电流为5汕A,额定电流为20mA。与普通的LDO相比,本款LDO具有更高的相位裕度和更好的瞬态特性,在全负载范围内相位裕度的最小值大于65°,负载调整率小于2%。 展开更多
关键词 低压差线性稳压器(LDO) 低功耗 缓冲器 阻抗补偿 相位裕度
8通道14位40 MS/s流水线型A/D转换器
8
作者 高兴国 冯骏 +4 位作者 苏晨 刘凡 周晓丹 雷郎成 郭艾 《微电子学》 CAS CSCD 北大核心 2014年第2期182-186,共5页
实现了一种8通道14位40MS/s流水线型A/D转换器。采用全差分开关电容结构的采样/保持电路,可以很好地抑制来自衬底的共模噪声,降低各种非线性因素引入的失真;利用"4+4+4×1.5+4"多级流水线结构的核心模数转换器单元,实现了转换... 实现了一种8通道14位40MS/s流水线型A/D转换器。采用全差分开关电容结构的采样/保持电路,可以很好地抑制来自衬底的共模噪声,降低各种非线性因素引入的失真;利用"4+4+4×1.5+4"多级流水线结构的核心模数转换器单元,实现了转换器速度、精度、功耗以及版图面积的优化设计;基于电荷泵锁相环产生的1倍频和7倍频两组相位同步时钟信号,分别用于多级流水线采样保持和并行数据的并串转换;通过具有共模反馈的双电流源LVDS驱动器,实现了与外部560MB/s的高频数据接口。该电路采用0.18μm CMOS工艺,在时钟频率为40MHz,模拟输入频率为10MHz的条件下,实现了功耗≤1.2W,信噪比≥71dB,通道隔离度≥80dB。 展开更多
关键词 A D转换器 锁相环 高速低压差分信号驱动器
专有平台提升可穿戴设备产业成熟度 预览 被引量:1
9
作者 杨希 《世界电信》 2014年第1期24-26,共3页
成熟的硬件技术和设计平台将为新创硬件企业提供实现想法和创意的平台.未来,更强性能、形态各异的可穿戴设备将进一步涌现.
关键词 设计平台 成熟度 设备 产业 硬件技术
在线阅读 下载PDF
美研究将MEMS晶体管集成至CMOS电路
10
作者 吴琪乐 《半导体信息》 2012年第1期19-19,共1页
【正】美国半导体研发联盟机构Semiconductor Research(SRC)与康耐尔大学(Cornell University)合作发表一种微机电系统(MEMS)晶体管,并可提供给SRC联盟成员采用,做为CMOS芯片上的时序(timing)解决方案。这种MEMS-JFET元件是在硅晶振谐器... 【正】美国半导体研发联盟机构Semiconductor Research(SRC)与康耐尔大学(Cornell University)合作发表一种微机电系统(MEMS)晶体管,并可提供给SRC联盟成员采用,做为CMOS芯片上的时序(timing)解决方案。这种MEMS-JFET元件是在硅晶振谐器(resonator)上制作一个结场效应 展开更多
关键词 CMOS电路 MEMS RESONATOR 场效应 微机电系统 研发联盟 联盟成员 Cornell 晶振 transistor
协同缓解PBTI和HCI老化效应的输入重排方法 预览
11
作者 甘应贤 易茂祥 +3 位作者 张林 袁野 欧阳一鸣 梁华国 《合肥工业大学学报:自然科学版》 CAS CSCD 北大核心 2016年第12期1655-1660,共6页
文章考虑了晶体管堆叠效应对串联晶体管的信号占空比和开关概率的影响,提出了一种更精确的正偏置温度不稳定性(positive bias temperature instability,PBTI)和热载流子注入(hot carrier injection,HCI)效应的老化模型,并引入... 文章考虑了晶体管堆叠效应对串联晶体管的信号占空比和开关概率的影响,提出了一种更精确的正偏置温度不稳定性(positive bias temperature instability,PBTI)和热载流子注入(hot carrier injection,HCI)效应的老化模型,并引入综合考虑信号占空比和开关概率的W值,根据W值的大小对输入信号重排序,以减小PBTI和HCl效应引起的电路老化。结果表明:与Hspice仿真结果相比,原有模型的平均误差为3.9%,而文中所提模型的平均误差能减小到1.4%;利用W值排序法进行晶体管输入信号重排序,逻辑门的寿命平均提高11.7%。 展开更多
关键词 晶体管老化 正偏置温度不稳定性(嗍) 热载流子注入(HCI)效应 堆叠效应 占空比 开关概率
在线阅读 免费下载
等离子平板显示选址芯片设计 预览 被引量:1
12
作者 吴建辉 孙伟锋 +1 位作者 李红 陆生礼 《电路与系统学报》 CSCD 2003年第5期 123-126,共4页
采用标准CMOS工艺设计出PDP(Plasma Display Panel)选址芯片,重点设计出一种高压结构-HV-CMOS(High Voltage CMOS)结构,采用单阱非外延工艺以降低生产难度和成本,实现了高低压之间的兼容.同时采用TSUPREM-4对该结构进行工艺模拟、并用ME... 采用标准CMOS工艺设计出PDP(Plasma Display Panel)选址芯片,重点设计出一种高压结构-HV-CMOS(High Voltage CMOS)结构,采用单阱非外延工艺以降低生产难度和成本,实现了高低压之间的兼容.同时采用TSUPREM-4对该结构进行工艺模拟、并用MEDICI分析其电流-电压和击穿等特性,说明该结构可以满足设计要求. 展开更多
关键词 等离子平板显示 高压CMOS 高/低压兼容 CMOS工艺
在线阅读 下载PDF
一种双频段CMOS低噪声放大器 预览 被引量:5
13
作者 殷吉辉 杨华中 《微电子学》 CAS CSCD 北大核心 2007年第3期 403-406,共4页
描述了一个可同时处理输入信号在937.5 MHz和408 MHz频段,应用于数字对讲机射频前端的双频段CMOS低噪声放大器(LNA)。所有的输入输出都被匹配到50Ω。芯片采用0.18μmCMOS工艺制造。仿真结果显示,在1.5 V供电电压下,937.5 MHz时,LNA... 描述了一个可同时处理输入信号在937.5 MHz和408 MHz频段,应用于数字对讲机射频前端的双频段CMOS低噪声放大器(LNA)。所有的输入输出都被匹配到50Ω。芯片采用0.18μmCMOS工艺制造。仿真结果显示,在1.5 V供电电压下,937.5 MHz时,LNA的噪声系数、功率增益和偏置电流分别为0.92 dB、19.0 dB和6.0 mA;408 MHz时,分别为0.72 dB、20.9 dB和3.0 mA。据笔者所知,这是首个可以处理频率低至408 MHz信号的双频段CMOS低噪声放大器。 展开更多
关键词 低噪声放大器 CMOS 双频段 射频前端
在线阅读 下载PDF
智能功率MOSIC—SMARTMOS MPC—1700 预览
14
作者 曹年裕 范子坤 《集成电路应用》 1990年第1期 6-10,共5页
近年来,半导体技术的发展使工业发展起了很大变化,其中功率控制领域中的半导体器件的发展作用尤为显著。虽然各制造公司对这类功率器件称呼各异,但无论称作多功能功率器件还是智能功率器件,它们都能通过逻辑电平或模拟输入信号直接驱动... 近年来,半导体技术的发展使工业发展起了很大变化,其中功率控制领域中的半导体器件的发展作用尤为显著。虽然各制造公司对这类功率器件称呼各异,但无论称作多功能功率器件还是智能功率器件,它们都能通过逻辑电平或模拟输入信号直接驱动负载(马达、电磁阀门等)。一般来讲,目前的自动控制系统大多是将以继电器为主的逻辑元件和高耐压元件配合起来使用,这种自动控制系统是将输入、输出信号加以处理,再将其结果作为功率输出,进行 展开更多
关键词 功率MOSIC 集成电路 MOS
在线阅读 下载PDF
单电容米勒补偿三级运放设计 预览
15
作者 许洁皓 戴庆元 王任 《电子器件》 CAS 2009年第2期 335-337,共3页
为了满足低压电路的工作要求,我们设计了一种新型的三级运放。该运放采用单电容米勒补偿与交叉多径嵌套补偿结合的方法,利用前馈通路在左半平面形成的零点来补偿其在主通路中的极点。通过使用TSMC 0.18μm工艺仿真。仿真结果表明:该运... 为了满足低压电路的工作要求,我们设计了一种新型的三级运放。该运放采用单电容米勒补偿与交叉多径嵌套补偿结合的方法,利用前馈通路在左半平面形成的零点来补偿其在主通路中的极点。通过使用TSMC 0.18μm工艺仿真。仿真结果表明:该运放能够获得113 dB的增益,有着87°的相位裕度,在1.8 V电源电压和120 pF负债的情况下,整体功耗只有0.534 mW。由此可见,这种新型的补偿方式能够有效地对运放进行补偿,并且使运放获得较高的增益以及较大相位裕度。 展开更多
关键词 模拟集成电路 单电容米勒补偿 交叉多径嵌套 频率补偿 低压运放
在线阅读 下载PDF
一种低功耗高稳定性晶体振荡器芯片的设计 被引量:3
16
作者 陈红梅 徐静平 钟德刚 《微电子学与计算机》 CSCD 北大核心 2010年第12期105-108,共4页
分析了传统Pierce振荡器不足,提出了改进型的振荡器结构,并基于0.35μm CMOS工艺,设计实现了一款低功耗高稳定性的晶体振荡器芯片.芯片有两种工作模式:正常工作模式和低功耗模式.测试结果表明,在电源电压为5 V、振荡频率为30 MHz、负... 分析了传统Pierce振荡器不足,提出了改进型的振荡器结构,并基于0.35μm CMOS工艺,设计实现了一款低功耗高稳定性的晶体振荡器芯片.芯片有两种工作模式:正常工作模式和低功耗模式.测试结果表明,在电源电压为5 V、振荡频率为30 MHz、负载电容15 pF时,芯片消耗总电流低于5 mA,振荡电路消耗电流仅为0.6 mA,输出占空比为50±0.8%的方波信号,其频率随电源电压的变化率仅为0.5×10-6.引入低功耗模式,振荡器消耗电流降低至3μA以下,和传统结构相比,功耗降低了60%,频率随电压稳定性提高了10倍. 展开更多
关键词 Pierce晶体振荡器 低功耗 高稳定性 CMOS工艺
大型电路混合模拟程序 SPLICE1.7的微型化 预览
17
作者 董社勤 《微电子学与计算机》 CSCD 北大核心 1990年第10期 36-39,共4页
本文介绍了将SPLICE1.7成功地移植到IBMPC/XT 机上的过程及遇到的问题和解决办法.通过测试验证,确认了程序中存在的一些问题.
关键词 模拟 集成电路 MOS
在线阅读 下载PDF
进入纳米时代的CMOS设计 预览
18
作者 甘学温 张兴 《中国集成电路》 2002年第2期45-51,共7页
本论文着重论述未来CMOS进入纳米尺寸的关键挑战,如:光刻技术、电源电压和阈值电压减小、短沟效应、量子效应、杂质数起伏以及互连线延迟等影响。分析了一些用于纳米尺寸的新型器件结构,包括SOI CMOS、双栅和围栅MOSFET、凹陷沟道MOSFE... 本论文着重论述未来CMOS进入纳米尺寸的关键挑战,如:光刻技术、电源电压和阈值电压减小、短沟效应、量子效应、杂质数起伏以及互连线延迟等影响。分析了一些用于纳米尺寸的新型器件结构,包括SOI CMOS、双栅和围栅MOSFET、凹陷沟道MOSFET、动态阈值MOSFET以及低温CMOS,它们可能把我们带至硅器件设计的最远极限。 展开更多
关键词 短沟效应 纳米时代 器件结构 掺杂 器件性能 凹陷沟道 沟道长度 量子效应 泄漏电流 电源电压
在线阅读 下载PDF
A Novel Multiple-Valued CMOS Flip-Flop Employing Multiple-Valued Clock
19
作者 Yin-ShuiXia Lun-YaoWang A.E.A.Almaini 《计算机科学技术学报:英文版》 SCIE EI CSCD 2005年第2期 237-242,共6页
A new CMOS quaternary D flip-flop is implemented employing a multiple-valued clock. Pspice simulation shows that the proposed flip-flop has correct operation. Compared with traditional multiple-valued flip-flops, the ... A new CMOS quaternary D flip-flop is implemented employing a multiple-valued clock. Pspice simulation shows that the proposed flip-flop has correct operation. Compared with traditional multiple-valued flip-flops, the proposed multiple-valued CMOS flip-flop is characterized by improved storage capacity, flexible logic structure and reduced power dissipation. 展开更多
关键词 CMOS 多值时钟 多值逻辑 集成电路 浮点运算
一种抗辐照SOI反相器 预览 被引量:3
20
作者 赵洪辰 海潮和 +2 位作者 韩郑生 钱鹤 司红 《半导体学报》 EI CAS CSCD 北大核心 2005年第9期 1829-1832,共4页
制备了一种抗辐照SOI反相器,增加了一个上拉pMOSl和一个额外的nMOSl.当受到辐照后,pMOSl和nMOSl输出的高电平使下级输出管的源漏电压减小,降低了漏电流,有效地提高了输出端“高”电平.实验证明,该反相器在经受6×10^5rad(S... 制备了一种抗辐照SOI反相器,增加了一个上拉pMOSl和一个额外的nMOSl.当受到辐照后,pMOSl和nMOSl输出的高电平使下级输出管的源漏电压减小,降低了漏电流,有效地提高了输出端“高”电平.实验证明,该反相器在经受6×10^5rad(Si)的辐照后,输出“高”电平仍然未下降. 展开更多
关键词 辐照效应 反相器 输出高电平
在线阅读 下载PDF
上一页 1 2 239 下一页 到第
使用帮助 返回顶部 意见反馈